Discussions Populaires Dans la Communauté Verilog A

S'abonner

Questionnez la Communauté


Ask any professional question and get answers from other specialists.

Stream language
PAPPU MAJUMDER's image
La question a été ajoutée par PAPPU MAJUMDER Microsoft Business intelligence (MSBI) Equifax
Depuis 8 années
Réponses:
7
Adeptes:
Vues:
294
Vote Count:
2
La réponse doit contenir un minimum de 25 caractères.
Lone Hameem's image
La question a été ajoutée par Lone Hameem trainee sigma computing PVT LTD
Depuis 8 années
Réponses:
0
Adeptes:
Vues:
27
Vote Count:
0
La réponse doit contenir un minimum de 25 caractères.
Taifoor Zarin's image
La question a été ajoutée par Taifoor Zarin Secretary General Khyber Pakhtunkhwa Cycling Association
Depuis 7 années
Réponses:
1
Adeptes:
Vues:
2
Vote Count:
1
La réponse doit contenir un minimum de 25 caractères.
Prateek Gupta's image  
La répondre a été ajoutée par  Prateek Gupta
Depuis 8 années

always @(posedge clk)x = 2; always @(posedge clk)y = x; YOU CAN HOLD THE COMMAND BY GIVING THE CONDITION AS THE CLOCK VALUE AND POSEDGE OR NEGEDGE

Signaler CV
Mishal Ferrao's image  
La répondre a été ajoutée par  Mishal Ferrao
Depuis 6 années

If the order in which the assignment statements or  expressions are exceuted cannot be guaranteed then it is called racism in verilog.

Signaler CV
GUJJARI  ANURADHA's image  
La répondre a été ajoutée par  GUJJARI ANURADHA
Depuis 6 années

program can implemented in 3 modules gate level module data level module behavioural moudule

Signaler CV
Shazia Tariq's image  
La répondre a été ajoutée par  Shazia Tariq, Assistant Administrator, Critical Mass Company
Depuis 7 années

Software & language i guess

Signaler CV
SHIBINU RAZAK's image  
La répondre a été ajoutée par  SHIBINU RAZAK, Sales consultant and customer service , Signature global migration
Depuis 8 années

A race condition is a flaw in a system or process that is characterized by an output that exhibits an unexpected dependence on the relative timing or ordering of events. ... Voir Plus

Signaler CV
Rajesh Panda's image  
La répondre a été ajoutée par  Rajesh Panda
Depuis 8 années

If there is no certainty of a wire getting value 0 or 1 , means if both 0 or 1 value can be possible , that condition is called race . There are 4 types of race. WRITE-WR ... Voir Plus

Signaler CV
B Majumder's image  
La répondre a été ajoutée par  B Majumder
Depuis 8 années

● Active Region – Execute in any order – Blocking Assignments – Evaluate RHS of NBAs – Continuous Assignments – $display ● Inactive Region – #0 Blocking Assignments ● Non ... Voir Plus

Signaler CV